Differenze

Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.

--- ae:reg0809provvisorio [08/10/2008 alle 13:08 (17 anni fa)] – Marco Danelutto
+++ ae:reg0809provvisorio [10/10/2008 alle 20:55 (17 anni fa)] (versione attuale) – Marco Danelutto
@@ Linea 11: / Linea 11: @@
 | 3/10 |  4  | Valutazione dei ritardi in reti sequenziali, modello LLC. Cenni al modello implementativo di registri (flip flop D). Proprietà delle reti di Mealy e di Moore. Esempio di automa e corrispondente rete (sia Mealy che Moore). Moore anticipato e Mealy ritardato. Uso di reti sequenziali per PC/PO. Analisi di rete sequenziale. Descrizione algoritmica per le funzioni sigma e omega.   |
 | 8/10|  2  | Analisi di reti sequenziali di Moore realizzate mediante componenti standard. Note sulle reti sequenziali: definizione dello stato interno, utilizzo di reti di tipo Mealy o di tipo Moore, sintesi completa o sintesi mediante utilizzo di componenti standard, trattamento di forme particolari di reti. |
-| 9/10 |  3  | |
+| 9/10 |  3  | Esercitazione sulle reti sequenziali (1 ora e mezza) Implementazione di funzioni mendiate reti combinatorie, elementi di memoria, memorie modulari. Introduzione al livello firmware: passi del procedimento formale di derivazione di una unità di elaborazione Pc/Po |
-| 10/10 |  4  | |
+| 10/10 |  4  | Microprogrammazione: linguaggi a struttura di fase e a struttura di trasferimento. Corrispondenza fra tipo di linguaggio e modello di rete sequenziale. Esempio di semplice unità di elaborazione e microprogramma PS e TS. Cenni alla possibile realizzazione della PO. Condizione di correttezza.  |
 | 15/10|  2  | |
 | 16/10 |  3  | |
 | 17/10 |  4  | |