| Entrambe le parti precedenti la revisioneRevisione precedenteProssima revisione | Revisione precedente |
| informatica:ae:aeb1516lezioni [24/11/2015 alle 11:09 (9 anni fa)] – [Registro delle lezioni con link al materiale] Marco Danelutto | informatica:ae:aeb1516lezioni [15/12/2015 alle 12:27 (9 anni fa)] (versione attuale) – [Registro delle lezioni con link al materiale] Marco Danelutto |
|---|
| | 20 nov | 2 | Cache di primo livello: indirizzamenti, implementazione e tempi di accesso. Utilizzo di memoria interallacciata. **Attenzione**: lo schema di micro codice ha degli errori: va testato un zero( ) invece che un segno( ) e ho considerato zero() con la semantica del confrontatore (invece è il contrario, zero( x -y ) == 1 quanto x==y) | [[http://backus.di.unipi.it/~marcod/AE1516/ae20nov.pdf|lavagna]] | [[http://backus.di.unipi.it/~marcod/AE1516/ae20nov.1.mp4|Video1h]][[http://backus.di.unipi.it/~marcod/AE1516/ae20nov.2.mp4|Video2h]] | Cap. VIII 3.1, 3.2, 3.3, e III 5.2.4 | | | 20 nov | 2 | Cache di primo livello: indirizzamenti, implementazione e tempi di accesso. Utilizzo di memoria interallacciata. **Attenzione**: lo schema di micro codice ha degli errori: va testato un zero( ) invece che un segno( ) e ho considerato zero() con la semantica del confrontatore (invece è il contrario, zero( x -y ) == 1 quanto x==y) | [[http://backus.di.unipi.it/~marcod/AE1516/ae20nov.pdf|lavagna]] | [[http://backus.di.unipi.it/~marcod/AE1516/ae20nov.1.mp4|Video1h]][[http://backus.di.unipi.it/~marcod/AE1516/ae20nov.2.mp4|Video2h]] | Cap. VIII 3.1, 3.2, 3.3, e III 5.2.4 | |
| | 24 nov | 2 | Cache: modello dei costi, politiche di scrittura, livelli. Esercizi | [[http://backus.di.unipi.it/~marcod/AE1516/ae24nov.pdf|lavagna]] | [[http://backus.di.unipi.it/~marcod/AE1516/ae24nov.1.mp4|Video1h]][[http://backus.di.unipi.it/~marcod/AE1516/ae24nov.2.mp4|Video2h]] | Cap. VIII 3.3 e 3.4 | | | 24 nov | 2 | Cache: modello dei costi, politiche di scrittura, livelli. Esercizi | [[http://backus.di.unipi.it/~marcod/AE1516/ae24nov.pdf|lavagna]] | [[http://backus.di.unipi.it/~marcod/AE1516/ae24nov.1.mp4|Video1h]][[http://backus.di.unipi.it/~marcod/AE1516/ae24nov.2.mp4|Video2h]] | Cap. VIII 3.3 e 3.4 | |
| | | 25 nov | 2 | Esercizi sulla gerarchia di memoria | [[http://backus.di.unipi.it/~marcod/AE1516/ae25nov.pdf|lavagna]][[http://backus.di.unipi.it/~marcod/AE1516/ae25nov.pdf.pdf|lavagna (con correzione)]] | [[http://backus.di.unipi.it/~marcod/AE1516/ae25nov.1.mp4|Video1h]][[http://backus.di.unipi.it/~marcod/AE1516/ae25nov.2.mp4|Video2h]] | Testi da didawiki (a.a. 14/15) | |
| | | 26 nov | 2 | Ingresso/uscita: Memory mapped I/O, DMA, Interruzioni | [[http://backus.di.unipi.it/~marcod/AE1516/ae26nov.pdf|lavagna]] | [[http://backus.di.unipi.it/~marcod/AE1516/ae26nov.1.mp4|Video1h]][[http://backus.di.unipi.it/~marcod/AE1516/ae26nov.2.mp4|Video2h]]{{:informatica:ae:ae26nov.1.mp4|Video 1a ora su didawiki}} | Cap IX 1. e 2. | |
| | | 1 dic | 2 | Modelli di parallelismo: misure, sistemi a coda, pipeline. | [[http://backus.di.unipi.it/~marcod/AE1516/ae1dic.pdf|lavagna]] | [[http://backus.di.unipi.it/~marcod/AE1516/ae1dic.1.mp4|Video1h]][[http://backus.di.unipi.it/~marcod/AE1516/ae1dic.2.mp4|Video2h]] | Cap. X 1-4 (escluso data flow) e 9 | |
| | | 2 dic | 2 | Processore pipeline: schema generale, funzionamento per le classi di istruzioni, meccanismi per la sincronizzazione delle copie dei registri e di IC, simulazione e calcolo dell'efficienza e tempo di servizio. | [[http://backus.di.unipi.it/~marcod/AE1516/ae2dic.pdf|lavagna]] | [[http://backus.di.unipi.it/~marcod/AE1516/ae2dic.1.mp4|Video1h]][[http://backus.di.unipi.it/~marcod/AE1516/ae2dic.2.mp4|Video2h]] | Cap. X 1-4 (escluso data flow) e 9 | |
| | | 4 dic | 2 | Degrado delle prestazione nel processore pipeline e tecniche per ridurne l'effetto: degradazioni legate ai salti (delayed branch) e alle dipendenze logiche (riorganizzazione del codice, out-of-order decode). Struttura della EU parallela | [[http://backus.di.unipi.it/~marcod/AE1516/ae4dic.pdf|lavagna]] | [[http://backus.di.unipi.it/~marcod/AE1516/ae4dic.1.mp4|Video1h]][[http://backus.di.unipi.it/~marcod/AE1516/ae4dic.2.mp4|Video2h]] | XI fino a 6 incluso (ma escluso XI.4 (modello dei costi) XI 8.1 8.2 | |
| | | 9 dic | 2 | EU Parallela (fine). Processore superscalare. | [[http://backus.di.unipi.it/~marcod/AE1516/ae9dic.pdf|lavagna]] | [[http://backus.di.unipi.it/~marcod/AE1516/ae9dic.1.mp4|Video1h]][[http://backus.di.unipi.it/~marcod/AE1516/ae9dic.2.mp4|Video2h]] | XI.10 (senza modello dei costi) | |
| | | 11 dic | 2 | IU ed EU superscalari a 4 vie da IU / EU a 2 vie. Multithreading | [[http://backus.di.unipi.it/~marcod/AE1516/ae11dic.pdf|lavagna]] | [[http://backus.di.unipi.it/~marcod/AE1516/ae11dic.1.mp4|Video1h]][[http://backus.di.unipi.it/~marcod/AE1516/ae11dic.2.mp4|Video2h]] | XI.10 e 11 (senza modello dei costi) | |
| | | 15 dic | 2 | Esercitazione | [[http://backus.di.unipi.it/~marcod/AE1516/ae15dic.pdf|lavagna]] | [[http://backus.di.unipi.it/~marcod/AE1516/ae15dic.1.mp4|Video1h]][[http://backus.di.unipi.it/~marcod/AE1516/ae15dic.2.mp4|Video2h]] | | |
