Differenze

Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.

--- informatica:ae:materialedidattico1415 [05/12/2014 alle 16:52 (10 anni fa)] – creata Marco Danelutto
+++ informatica:ae:materialedidattico1415 [28/05/2015 alle 13:22 (10 anni fa)] (versione attuale) – [Verilog] Marco Danelutto
@@ Linea 1: / Linea 1: @@
-===== Materiale =====
+====== Materiale didattico Architettura degli Elaboratori 2014-2015 ======
+===== Libro di testo =====
+^ Libro di testo ^^^^^
+^ Autore ^ Titolo ^ Editore ^ Anno ^ Note ^
+| M. Vanneschi | Architettura degli elaboratori | Edizioni Plus | 2013 | Copre interamente il programma del corso |
+| M. Vanneschi | Integrazioni sull’architettura con cache | Note [[http://didawiki.cli.di.unipi.it/lib/exe/fetch.php/informatica/ae/integrazionicache.pdf|PDF]] | 2014 | note sulle cache secondarie |
+^ Materiale di consultazione ^^^^^
+| D.A. Patterson, J. Hennessy | Computer Organization & Design – The Hardware/Software Interface | Morgan Kaufmann / Zanichelli. | 2009 | |
+| M. Danelutto | Note su Verilog | [[http://backus.di.unipi.it/~marcod/AE1011/verilog_draft_1.pdf|Pdf]] | 2010 | |
+| M. Danelutto | Note su Verilog (nuova versione 2015) | {{:informatica:ae:verilog2.pdf|PDF}} | 2015 | |
+| M. Danelutto | Strumenti DRISC | [[http://backus.di.unipi.it/~marcod/wiki/doku.php?id=drisc|Pagina web]] | 2014 | |
+Eventuale materiale didattico aggiuntivo (note, appunti, riferimenti) potranno essere pubblicati anche sotto la [[http://www.di.unipi.it/~vannesch/didattica%202007.htm|pagina della didattica, corso di AE]] del Prof. Vanneschi.
+===== Homework =====
+  * [[http://didawiki.cli.di.unipi.it/lib/exe/fetch.php/informatica/ae/ae-homework_1.pdf|Homework 1]]
+  * [[http://didawiki.cli.di.unipi.it/lib/exe/fetch.php/informatica/ae/ae-homework_2.pdf|Homework 2]]
+  * [[http://didawiki.cli.di.unipi.it/lib/exe/fetch.php/informatica/ae/ae-homework_3.pdf|Homework 3]]
+  * [[http://www.di.unipi.it/~vannesch/AE2013-14/AE-homework%204.pdf|Homework 4]]
+  * [[http://www.di.unipi.it/~vannesch/AE2013-14/AE-homework%205.pdf|Homework 5]]
+  * [[http://www.di.unipi.it/~vannesch/AE2013-14/AE-homework%206.pdf|Homework 6]]
+  * [[http://www.di.unipi.it/~vannesch/AE2013-14/AE-homework%207.pdf|Homework 7]]
+  * [[http://www.di.unipi.it/~vannesch/AE2013-14/AE-homework%208.pdf|Homework 8]]
+===== Verilog =====
+  * [[verilogpag|Pagina]] col materiale di supporto per la parte (facoltativa, corso B) Verilog
+=== Progetti assegnati ===
+I progetti sono gli stessi di quelli pubblicati sulla [[http://backus.di.unipi.it/~marcod/wiki/doku.php?id=ae1213progetto&s[]=verilog|pagina del corso per A.A. 2012/2013]].
+Prima di iniziare il progetto, dovete contattare il docente e concordare l'argomento.
+^ Nome ^ Progetto ^ Assegnato il ^ Consegnato il ^
+| Chianese Andrea | IM | 27/05 | |