informatica:ae:progetti-verilog-1617
Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
| Entrambe le parti precedenti la revisioneRevisione precedenteProssima revisione | Revisione precedente | ||
| informatica:ae:progetti-verilog-1617 [14/03/2017 alle 11:02 (8 anni fa)] – [Assegnamento progetti] Marco Danelutto | informatica:ae:progetti-verilog-1617 [17/10/2017 alle 17:03 (8 anni fa)] (versione attuale) – [Assegnamento progetti] Marco Danelutto | ||
|---|---|---|---|
| Linea 53: | Linea 53: | ||
| ^ Studente ^ Progetto ^ stato ^ | ^ Studente ^ Progetto ^ stato ^ | ||
| | Antonio Lepore | STACK | Assegnato | | | Antonio Lepore | STACK | Assegnato | | ||
| - | | Lorenzo Pennoni | Unità coprocessore vettoriale | + | | Lorenzo Pennoni | COPROCESSORE VETTORIALE | Assegnato | |
| + | | Andrea Cosci | STACK | Assegnato | | ||
| + | | Alessandro Di Giorgio | COPROCESSORE VETTORIALE | Assegnato | | ||
| + | | Andrea Tosti | MMU | Assegnato | | ||
informatica/ae/progetti-verilog-1617.1489489352.txt.gz · Ultima modifica: 14/03/2017 alle 11:02 (8 anni fa) da Marco Danelutto