Differenze

Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.

--- ssis:architettura [15/03/2007 alle 18:23 (18 anni fa)] – Marco Aldinucci
+++ ssis:architettura [04/05/2007 alle 17:44 (18 anni fa)] (versione attuale) – Marco Aldinucci
@@ Linea 7: / Linea 7: @@
 **Estratti del libro:** D. A. Patterson, J. H. Hennessy, Struttura, organizzazione e progetto dei calcolatori. Jackson Libri, 1999 (edizione italiana).
-^  Capitolo  ^  Descrizione  ^  PDF   ^ Ultimo aggiornamento ^
+^  Capitolo  ^  Descrizione   ^ Ultimo aggiornamento ^
-|  1  |Tecnologia informatica e livelli di astrazione |[[http://www.di.unipi.it/~aldinuc/MasterOS2006/HP_cap_1.pdf|Cap. 1]] | 13/03/2007 |
+|  1  |Tecnologia informatica e livelli di astrazione  | 13/03/2007 |
-|  2  |Il ruolo delle prestazioni |[[http://www.di.unipi.it/~aldinuc/MasterOS2006/HP_cap_2.pdf|Cap. 2]] | 13/03/2007|
+|  2  |Il ruolo delle prestazioni | 13/03/2007|
-|  3  |Le istruzioni: il linguaggio dei calcolatori |[[http://www.di.unipi.it/~aldinuc/MasterOS2006/HP_cap_3.pdf|Cap. 3]] | 13/03/2007 |
+|  3  |Le istruzioni: il linguaggio dei calcolatori | 13/03/2007 |
-|  4  |Capacità e velocità: sfruttare la gerarchia delle memorie |[[http://www.di.unipi.it/~aldinuc/MasterOS2006/HP_cap_7.pdf|Cap. 7]] | 13/03/2007 |
+|  7  |Capacità e velocità: sfruttare la gerarchia delle memorie | 13/03/2007 |
+Il testo è coperto da copyright. Un estratto di questo materiale didattico è disponibile per gli utenti abilitati al seguente link: [[http://calvados.di.unipi.it/weblog/wikiguest/2007/03/16/Estrattidellibro.html | Estratti del libro]]
 ====== Guida alla consultazione del materiale didattico ======
@@ Linea 19: / Linea 21: @@
 ====== Programma del corso ======
--Livelli di astrazione, organizzazione verticale ed orizzontale dei sistemi di elaborazione. Compilatori ed interpreti (2 ore)
+  * Livelli di astrazione, organizzazione verticale ed orizzontale dei sistemi di elaborazione. Compilatori ed interpreti (2 ore)
-Reti combinatorie e sequenziali: cenni											2 ore
+  * Reti combinatorie e sequenziali: cenni (4 ore)
-Unità di elaborazione, firmware, sincronizzazione fra unità: cenni							6 ore
+  * Unità di elaborazione, firmware, sincronizzazione fra unità: cenni (6 ore)
-Assembler, classi di istruzioni, modi di indirizzamento, RISC e CISC							10 ore
+  * Assembler, classi di istruzioni, modi di indirizzamento, RISC e CISC (8 ore)
-Architettura dell’elaboratore general-purpose convezionale: CPU, memoria. I/O					4 ore
+  * Architettura dell’elaboratore general-purpose: CPU, memoria. I/O (4 ore)
-Gerarchia di memoria. 													4 ore
+  * Gerarchie di memoria e memorie cache (6 ore)
-Memorie cache														4 ore
+  * Processori superscalari e SMP: cenni (2 ore)
-Porocessori superscalari e SMP: cenni
 ====== Sommario lezioni ed esercitazioni ======
-  - Seminario 1 (20/04/2007): Tecnologia Informatica e livelli di astrazione
+  - Seminario 1 (13/03/2007): Introduzione al corso e metodo didattico (2.5 ore)
+  - Seminario 2 (15/03/2007): (5 ore)
     * Organizzazione gerarchica dei sistemi di calcolo: HW, FW, OS, APPS
     * Compilatori ed interpreti
-  - Seminario 2 (21/04/2007): Il calcolatore Von Neumann o a programma memorizzato
+    * Il calcolatore Von Neumann o a programma memorizzato
-    * componenti principali: CPU, MEMORIE, I/O
+    * Sistema di elaborazione come insieme di unità
-    * indirizzi logici e fisici
+    * Rappresentazione in base b e albegra di Boole
-    * Cenni storici e tecnologici: microprocessore/VLSI/dischi magnetici
+  - Seminario 3 (22/03/2007): Reti combinatorie e sequenziali(5 ore)
-  - Seminario 3: Il linguaggio assembler e macchina
+    * Funzioni e reti Combinatorie, sintesi e ritardi delle reti combinatorie
-    * il linguaggio assembler
+    * Reti Sequenziali sincrone
-    * interprete del linguaggio assembler: ciclo di fetch-execute, dialogo con la memoria
+    * Macchine di Mealy e Moore
-    * interruzioni ed eccezioni
+    * Modello di unità di elaborazione: PO e PC
-  - Seminario 4: Prestazioni di un sistema di calcolo
+  - Seminario 4 (29/03/2007): Unità di elaborazione (5 ore)
-    * performance e benchmarking
+    * Interprete HW di specifiche FW: TS e PS
-    * limitazioni delle architetture convenzionali
+    * Metodologia di progettazione di PO e PC
-    * cenni sui calcolatori moderni (pipeline, superscalari, multi-core)
+    * Semplici esempi di Unità
-  - Seminario 5: Gerarchie di memoria
+  - Seminario 5 (03/04/2007): Architettura del calcolatore (5 ore)
-    * principio di località
+    * Sincronizzazione fra unità
-    * caches
+    * Architettura del calcolatore general-purpose come insieme di unità
+    * Memorie
+  - Seminario 6 (06/04/2007): Il linguaggio Assembler 1 (2.5 ore)
+    * Linguaggio Assembler
+    * Modi di indirizzamento
+  - Seminario 7 (12/04/2007): Il linguaggio Assembler 2 (5 ore)
+    * Classifficazione delle istruzioni
+    * RISC e CISC
+    * Compilazione di un semplice linguaggio imperativo in assembler
+    * Funzioni: Il passaggio di parametri via registro e via memoria
+  - Seminario 8 (19/04/2007): Le gerarchie di memoria (5 ore)
+    * Obiettivi, livelli
+    * Blocchi, pagine
+    * Località
+    * Prestazioni
+    * Indirizzamento e traduzione degli indirizzi