

Domande 1

Note Title

11/07/2007

- 2) le due istruzioni relative a
charrette e decodifica delle istruzioni
sulla linea dello display

ch ϕ , IC \rightarrow IND, "read" \rightarrow op, set RDYout, ch1

ch1. (RDYin, or(ESIO) = ϕ) neg, ch1
 $(= 1\phi)$ DATAIN \rightarrow IR

REG[DATAIN. Q1] \rightarrow A

REG[DATAIN. RL] \rightarrow B

reset RDYin

DATAIN-COP \rightarrow RC

$(= 11)$ ESIO \rightarrow N[29..31]

reset RDYin

trattamenti - eccezioni

(si potevano considerare anche altre
versioni, più chiare e corrette)

di conseguenza, l'esecuzione delle
nuove istruzioni può essere
implementata con le due pulsazioni
che seguono:

- $\{fmem = \emptyset\}$. $A + B \rightarrow MD$, "read" $\rightarrow OF$, set RDout
- $\{fmem = 1\}$.
 - $(RDY_{in}, \text{or}(E8\pi_0), (\text{REG}[iR, R_3] - DATA_{in}), \text{int} = \emptyset \rightarrow \text{nop}, fmem = 1)$
 - $(= 11 \rightarrow)$ come in ch1: hot ecc
 - $\begin{cases} (= 1010) & IC + 1 \rightarrow IC, \text{ch} \emptyset \\ (= 1011) & IC + 1 \rightarrow IC, \text{hot-int} \end{cases}$
 - $(= 10\emptyset\emptyset)$ $IC + IR.\text{TARGET} \rightarrow IC$,
 $\text{ch} \emptyset$
 - $(= 1\emptyset\emptyset 1)$ $IC + IR.\text{TARGET} \rightarrow IC$,
 hot-int

Nella $f_{mem} = \emptyset$ si ordina la lettura della celia di memoria da testare

Nella $f_{mem} = 1$ si testano tutte le condizioni necessarie e complete per l'esecuzione delle istruzioni:

$(\text{Reg}[IR.R_3] - DATAIN)$

è il test sul bit zero dell'ALU che ci dice se a no dobbiamo saltare a TARGET ($IC \leftarrow IC + \text{TARGET}$) oppure no ($IC \leftarrow IC + 1$)

(RDY_i)

è il test che permette di attendere la lettura della memoria

$(ESITO \& INT)$

permesso di halare adeguatamente interruzioni ed eccezioni

Valutazione del tempo medio di elaborazione:

$$\text{fetch e decodifica: } 2\tau + t_A$$

$$\text{esecuzione: } 2\tau + t_A$$

$$4\tau + 2t_A$$

b)

assumendo che $N > \phi$
(e quindi compilando il for
come se fosse un repeat)

Loop: IF-MEM = $R_{boxx}, R_i, R_k, Continue$

ADD R_i, R_k, R_{temp}

STORE R_{boxx}, R_i, R_{temp}

Continue: INC R_i

IF $R_i < R_N$, Loop

c) La compilazione con l'ASM RISC "hardware" sarebbe stata invece la seguente:

Loop: LOAD R_{baseX}, R_i, R_{temp}
IF = R_{temp}, R_x, continue
ADD R_i, R_x, R_{temp}
STORE R_{baseX}, R_i, R_{temp}
continue: INC R_i
IF < R_i, R_x, loop

c'è una istruzione in più
in ogni iterazione

Il tempo di completamento, sotto
assunzioni comuni nei due casi,
verrà solo perduto nel primo caso
abbiamo che $IFMEM =$ che soltanto
2 istruzioni ($LOAD, IF=$) nel secondo
caso.

Nel primo caso, si paga dunque
un accesso in memoria in meno
(quello di 1 fetch) e dunque il
uso meno perché si "esegue" sol
le $IFMEM = (2\gamma + \Delta)$ invece
della $LOAD + IF = \dots$

Gli numeri dei fault non cambia:

Si può assumere che 6 iwhuzan
(perde) invece che 5 non
cambia il pattern di accesso
in coda: se i blocki fanno da 2^3
perde (o più grandi), il loop
potrebbe occupare un solo blocco,
in caso contrario ($< 2^3$, ma
questo non è molto realistico)
occuperebbe 2 blocki. In ogni
caso si può assumere che non
venga mai scritto della coda.

Il ciclo di clock del processore

è lo stesso nei due casi,

per come è costruito il macchina

che interpreta le IFMEM =

d)

8	6	6	6	6
Codice	R ₁	R ₂	R ₃	Target

possa realizzare solt.

a) 2^5 because indicates

b) $2^5 - 1$ because available

to converge (max)

Quindi posso usare solt.

32 instructions indicates

c) 31 instructions in available

Domande 2

- 1) P va in esecuzione
 - in blocco nell'la send
 - va in esecuzione Q
 - esegue la receive,
 - blocca P che va in ready
 - Q in blocco nell'la receive
 - P esegue la send
 - blocca Q che va in ready
 - P in blocco nell'la send
 - ... ecc ecc

2) $\text{Se } K \geq N$


- P esegue tutta la send
(si può bloccare sul'
ultimo se $K = N$)
- Q va in esecuzione ed
esegue tutta la receive.
- Se $K = N$ l'ultima
receive sblocca P

Se invece $K \leq N$

- P esegue K send poi
un blocco

- Q esegue 1 receive
e blocca P da ve in
primo.
- Q esegue le altre $k-1$
receive
- Q si blocca sullo k+1 em.
receive
- Va in esecuzione P
esegue 1 send e blocca Q

Demande 3



Rete di Moore:
l'uscita dipende
unicamente
dalle state
interne
(funzione cw)

$$\omega = \text{id}$$

