



CACHE
DIRETTO ASSOC ASSOC. su INSEMI

Insieme = { gruppo di linee / blocchi di cache di dimensione k }



- 1) da $INDFIS$ prendo $\#INS$ \Rightarrow decido quale insieme
- 2) prendo TAG_1, \dots, TAG_k delle linee dell'insieme e li confronto con TAG da $INDFIS$ \Rightarrow decido quale linea oppure $FAULT$
- 3) con COE di $INDFIS$ \Rightarrow decido quale delle σ parole




$\sigma = 8$

9 posizioni x linee
2 pos x insieme
18 w x insieme

$\#INS = i$
 $i \cdot 18$



$k = 2$ 1° linee degli insiem 2° linee degli insiem



- 1) t_a
- 2) t_{\oplus}
- 3) t_{COE}
- 4) t_k
- 5) t_k

Tacceno allo cache senza fault


però $H[INDFIS]$ SSE $\left\{ \begin{array}{l} FAULT = 0 \\ P = 1 \end{array} \right.$




$$t_a \rightarrow i. \left((C[\#INS].TAG_1 \oplus IND.TAG) \text{ AND } (C[\#INS].TAG_2 \oplus IND.TAG) \right) \rightarrow F,$$

$$cod(C[\#INS].TAG_1 \oplus IND.TAG, C[\#INS].TAG_2 \oplus IND.TAG) \rightarrow cod$$

$$t_a \rightarrow i+1. (\neq 0) \quad M[\#INS | cod | IND.OFF] \rightarrow \dots$$






3^a livello di cache
dati + istruzioni 16 M

2^a livello di cache
dati e istruzioni: write M

1^o livello di cache
Modello Harvard } 16k

1^o livello } Solo ^{codice} dati del processo in esecuzione
al cambio di contesto si cancella (logicamente)
il contenuto delle cache
(tutti i bit di presenza messi a 0)

politica "on demand"
FAULT → rimpiazzo da parte di cache
e linea richiesta



testo di portare in cache anche la linea
de costrutto ($IND_1 + 0$) se non già presente

LOAD $R_{index}, R_{index}, R_{target}; \neq LAC - PREFETCH$

STORE $R_{base}, R_{index}, R_{source}$

2^o livello } abbiamo dati & codice di processi diversi
- on demand
- prefetching

MODIFICHE in CACHE

venerdì 18 novembre 2016 12:31

2 STRATEGIE di gestione delle MODIFICHE

WRITE BACK



STORE modifica l'indirizzo solo in cache

Quando dobbiamo liberare la linea soggetta a modifica. Le copiamo in M / nel livello superiore della gerarchia di memoria

- ① LOAD R_b, R_i, R_1
- ② INC R_1
- ③ STORE R_b, R_i, R_1

WRITE THROUGH

STORE modifica il dato in C e nel livello successivo della gerarchia di memoria




Scrittura in C è sincrona!
quella nel livello superiore è asincrona

for (i=0; i<N; i++) x[i] = 1;

```


loop: STORE R_base, R_i, R_uomo
      INC R_i
      IFZ R_i, R_u, loop
      END ...
    
```

$$\begin{aligned}
 &5c + 2t_c \\
 &8c + t_a \\
 &4c + t_a \\
 \hline
 &12c + 4t_a = 12c + 8t_c = 20c
 \end{aligned}$$



x il write through
x che funziona

$\mathcal{B}(\text{STORE}) \leq \mathcal{B}$ livello massimo delle gerarchie di memoria



#istr * diretto \Rightarrow $T_{\text{completamento del programma}}$

$T_{\text{clo}} + T_{\text{cl}} + T_{\text{exec, istr}}$

$T_{\text{ci}} \text{ ideale}$ T_{cid}
(accessi in cache)

$T_{\text{completamento}} = T_{\text{cid}} + \# \text{fault} \cdot T_{\text{transf}}$

T_c

tempo di recupero del fault

$T_{\text{transf}} = 2(T_{\text{tr}} + \tau) + \frac{\sigma}{m} \tau_H + \tau$

1° schema

$\bar{e} = c$


$\sigma = 8$
 $m = 4$



2° schema



$\bar{e} = m \cdot c$



Provate a valutare dato in codice ASM D-Risc
direct e indeli per gli accessi in memoria

e quali e quali sono i fault

M
C1
P

lavora
x det e
18/20/21

aspettando
in un'ora

k=2 σ=8

M
C0 C1
P

C0 a volumetrica destra
C1 bloc in un'ora k=2 σ=8

```
for (i=0; i<N; i++)  
  A[i] = B[i] + C[N-i];
```