Questa è una vecchia versione del documento!
Indice
Architettura degli Elaboratori 2020-2021
Docenti: Corso A (matricole pari): Marco Danelutto, Corso B (matricole dispari): TBD
Al momento c'è un solo docente allocato per le lezioni online, che si svolgeranno per tutti con i seguenti orari:
Corso A | Giorno | Ora | Aula | Corso B | Giorno | Ora | Aula | |
---|---|---|---|---|---|---|---|---|
Lezione | Martedì | 9-11 | Online | Lezione | ||||
Lezione | Giovedì | 9-11 | Online | Lezione | ||||
Lezione | Venerdì | 11-13 | Online | Lezione |
Per tutte le informazioni sul corso, vi preghiamo di accedere a google classroom. Il codice di AE 2020-21 è gxtxgxa
Ricevimento
Gli orari di ricevimento sono pubblicati ufficialmente da UNIMAP
Corso A | Corso B |
---|---|
Danelutto | |
unimap |
AVVISI
La pagina degli avvisi è quella generale di tutta l'attività didattica per l'anno corrente. Per Danelutto fate riferimento alla sua home page e, per avvisi “last minute” alla pagina su calvados. Se state consultando questa pagina, visitate anche la pagina del docente a questi indirizzi. Gli eventuali avvisi riportati sulle pagine dei docenti non sono necessariamente presenti in copia su questa pagina.
Programma del corso
L’obiettivo del corso di Architettura degli Elaboratori è di fornire le basi, concettuali e tecnologiche, per lo studio e la conoscenza dei sistemi di elaborazione ai vari livelli e della relazione che i sistemi hanno con gli strumenti di programmazione (linguaggi, compilatori, interpreti). Il corso è organizzato in tre parti principali:
- Fondamenti e strutturazione firmware: fondamenti di strutturazione di sistemi di elaborazione a livelli e moduli; rappresentazione binaria e strutture di calcolo; il livello hardware: reti logiche combinatorie e sequenziali; il livello firmware: progetto di unità di elaborazione e comunicazioni.
- Macchina assembler e processi: il livello della macchina assembler; il livello dei processi e loro supporto a tempo di esecuzione; compilazione.
- Architetture general-purpose, gerarchie di memoria e parallelismo a livello di istruzioni: architettura base di un calcolatore general-purpose; metriche di prestazioni; gerarchie di memoria e architetture con cache; ingresso-uscita; architetture con parallelismo a livello di istruzioni: CPU pipeline, superscalare, multithreading; cenni a architetture multiprocessor; tecnologie esistenti di processori, evoluzioni e tendenze tecnologiche.
Materiale didattico
Registri delle lezioni
Prove in itinere ed esami
Modalità di esame
Scritto e orale. Sono previste due prove di verifica intermedie. L'esito positivo in entrambe le prove sostituisce la prova scritta nelle sole sessione invernali (gennaio-febbraio).
Come da decisione del Consiglio di Corso di Studi, gli studenti possono usufruire di 5 dei 6 appelli, oltre alle prove di verifica intermedia.
Testi di esame
A.A. | Testi di esame, risultati delle prove, calendari di esame |
---|---|
2019-2020 | Link alla pagina |
2018-2019 | Link alla pagina |
2017-2018 | Link alla pagina |
2016-2017 | Link alla pagina |
2015-2016 | Link alla pagina |
2014-2015 | Link alla pagina |
2013-2014 | Link alla pagina |
2012-2013 | Link alla pagina |
2011-2012 | Link alla pagina |
2010-2011 | Link alla pagina |
2009-2010 | Link alla pagina |